Интернет

Тайминг оперативной памяти. Оперативная память компьютера :: SYL.ru

Здравствуйте, дорогие друзья. С вами Артём.

Что такое тайминги оперативной памяти? Вот об этом и сегодня и поговорим.

P.S. О разгоне оперативной памяти можно посмотреть тут.

Видео версия статьи:

Тайминги, как и другая полезная информация маркируется на корпусе планки оперативной памяти.

Тайминги состоят из группы цифр.

На некоторых планках тайминги указаны полностью, а на других указывается только CL задержка.

Что такое CL тайминг вы узнаете по ходу статьи.

В этом случае полный список таймингов можно узнать на сайте производителя планки, по номеру модели.

Любая оперативная память DDR (1,2,3,4) имеет одинаковые принципы работы.

Память имеет определённую частоту работы в МГц и тайминги.

Чем тайминги меньше, тем быстрее процессор может получить доступ к ячейкам памяти на микросхемах.

Соответственно получаются меньше задержек при считывании и записи информации в оперативную память.


Наибольшее распространение получил тип памяти DDR SDRAM, который имеет ряд особенностей.

Частоты:

С контроллером памяти она (память) общается на частоте в половину меньшей, чем та, которая указана на маркировке плашки оперативной памяти.

Например, DDR3 работающая на частоте 1866 МГц в диагностических программах, например, CPU-Z будет отображена как 933 МГц.

Так что на корпусе планки оперативной памяти указывается эффективная частота работы памяти, тогда как в реальности, частоты работы в два раза ниже.

Линии адреса, данных и управления передаются по одной шине в обе стороны, что и позволяет говорить об эффективной частоте работы оперативной памяти.

Данные передаются по 2 бита на один синхроимпульс, как по фронту, так и по спаду тактового импульса, что и удваивает эффективную частоту работу памяти.

P.S. Частота оперативной памяти складывается из коэффициента умножения (множителя) на частоту системной шины.

Например, частота системной шины процессора 200 МГц (какой ни будь Pentium 4), а множитель=2, то результирующая частота памяти будет 400 МГц (800 МГц эффективная).

Это значит, что для разгона оперативной памяти, нужно разогнать процессор по шине (либо выбрать нужный множитель памяти).

Для новых платформ (LGA 1151 и так далее) всё несколько проще, доступен расширенный список множителей.


P.S. Все манипуляции по частотам, таймингам и напряжениям производятся в BIOS (UEFI) материнской платы.

Тайминги:

Модули памяти, работающие на одной и той же частоте, но имеющие разные тайминги в тоге могут иметь разную итоговую скорость работы.

Тайминги указывают на количество тактовых импульсов, для выполнения микросхемой памяти той или иной операции. Например, поиска определённой ячейки и записи в неё информации.

Сама же тактовая частота определяет с какой скоростью в Мегабайтах в секунду будут идти операции чтения/записи, когда чип уже готов выполнить команду.

Тайминги обозначаются цифрами, например, 10-11-10-30.

DDR3 1866 МГц 9-9-9-10-28 будет быстрее чем DDR3 1866 МГц 10-11-10-30.

Если обратиться к базовой структуре ячейки памяти, то получится вот такая табличная структура.

То есть структура строк и столбцов, по номеру которых можно обратиться к тому или иному байту памяти, для чтения или записи данных.

Что же конкретно обозначают цифры таймингов?

Обратимся к примеру, выше DDR3 1866 МГц 10-11-10-30.

Цифры по порядку:

10 – это CAS Latency (CL)


Одна из важнейших задержек (таймингов). От него в большей степени будет зависеть скорость работы оперативной памяти.

Чем меньше первая цифра из таймингов, тем она быстрее.

CL указывает на количество тактовых циклов, необходимых для выдачи запрашиваемых данных.

На рисунке ниже вы видите пример с CL=3 и CL=5.

В результате память с CL=3 на 40% быстрее выдаёт запрашиваемые данные. Можно даже посчитать задержку в нс (наносекунда = 0,000000001 с).

Чтобы вычислить период тактового импульса для оперативной памяти DDR3 1866 МГц, нужно взять её реальную частоту (933 МГц) и воспользоваться формулой:

T = 1 / f

1/933 = 0,0010718113612004 секунды ≈ 1,07 нс.

1,07*10(CL) = 10,7 нс. Таким образом для CL10 оперативная память задержит выдачу данных на 10,7 наносекунды.

P.S. Если последующие данные располагаются по адресу следующему за текущем адресом, то данные не задерживаются на время CL, в выдаются сразу же за первыми.

11 – это RAS to CAS Delay (tRCD)

Сам процесс доступа к памяти сводится к активации строки, а затем столбца с нужными данными. Данный процесс имеет два опорных сигнала – RAS (Row Address Strobe) и CAS (Column Address Strobe).


Также величина этой задержки (tRCD) является числом тактов между включением команды «Активировать (Active и командой «Чтение» или «Запись».

Чем меньше задержка между первым и вторым, тем быстрее происходит конечный процесс.

10 – это RAS Precharge (tRP)

После того как данные получены из памяти, нужно послать специальную команду Precharge, чтобы закрыть строку памяти из которой считывались данные и разрешить активацию другой строки с данными. tRP время между запуском команды Precharge и моментом, когда память может принять следующую команду «Active». Напомню, что команда «Active» запускает цикл чтения или записи данных.

Чем меньше эта задержка, тем быстрее запускается цикл чтения или записи данных, через команду «Active».

P.S. Время которое проходит с момента запуска команды «Precharge», до получения данных процессором складывается из суммы tRP + tRCD + CL


30 – это Cycle Time (tRAS) Active to Precharge Delay.

Если в память уже поступила команда «Active» (и в конечном итоге процесс чтения или записи из конкретной строки и конкретной ячейки), то следующая команда «Precharge» (которая закрывает текущую строку памяти, для перехода к другой) будет послана, только через это количество тактов.

То есть это время, после которого память может приступить к записи или чтению данных из другой строки (когда предыдущая операция уже была завершена).

Есть ещё один параметр, который по умолчанию никогда не изменяется. Разве что при очень большом разгоне памяти, для большей стабильности её работы.

Command Rate (CR, либо CMD), по умолчанию имеет значение 1T – один такт, второе значение 2T – два такта.

Это отрезок времени между активацией конкретного чипа памяти на планке оперативной памяти. Для большей стабильности при высоком разгоне, часто выставляется 2T, что несколько снижает общую производительность. Особенно если плашек памяти много, как и чипов на них.

В этой статье я постарался объяснить всё более-менее доступно. Если, что, то всегда можно перечитать заново:)


Если вам понравился видео ролик и статья, то поделитесь ими с друзьями в социальных сетях.

Чем больше у меня читателей и зрителей, тем больше мотивации создавать новый и интересный контент:)

Также не забывайте вступать в группу Вконтакте и подписываться на YouTube канал.

YouTube канал Обзоры гаджетов

Вконтакте: Обзоры компьютерного железа, программ и гаджетов

До встречи в следующих публикациях и роликах. Пока пока:)

Другое название этого термина — латентность, CAS Latency (CAS Latency = CL), то есть временная задержка сигнала. Обычно эти временные задержки так и называют — тайминги и для краткости записывают в виде: «2-2-2» (например). Это записанные по порядку следующие параметры: CAS Latency, RAS to CAS Delay и RAS Precharge Time. Они могут принимать значения от 2 (линейка модулей памяти Kingston HyperX , OCZ) до 9. От них в значительной степени зависит пропускная способность участка «процессор-память» и, как следствие, быстродействие основных компонентов системы.

Пример из практики: система с памятью на частоте 100 МГц с таймингами 2-2-2 обладает примерно такой же производительностью, как та же система на частоте 112 МГц, но с задержками 3-3-3. Другими словами, в зависимости от задержек, разница в производительности может достигать 10 %.

Мера таймингов — такт . Таким образом, каждая цифра в формуле 2-2-2 означает задержку сигнала для обработки, измеряемая в тактах системной шины. Если указывается только одна цифра (например, CL2), то подразумевается только первый параметр, то есть CAS Latency. Остальные при этом не обязательно равны ему! Практика показывает, что обычно прочие параметры выше, а значит и память менее производительна (т.е. это маркетинговый ход, в спецификации указать один тайминг, который не даёт представления о задержках памяти при выполнении иных операций).


Иногда формула таймингов для памяти может состоять из четырёх цифр, например 2-2-2-6. Последний параметр называется «DRAM Cycle Time Tras/Trc» и характеризует быстродействие всей микросхемы памяти. Он определяет отношение интервала, в течение которого строка открыта для переноса данных (tRAS — RAS# Active time), к периоду, в течение которого завершается полный цикл открытия и обновления ряда (tRC — Row Cycle time), также называемого циклом банка (Bank Cycle Time).

Производители обычно снабжают свои чипы, на основе которых построена планка памяти, информацией о рекомендуемых значениях таймингов, для наиболее распространенных частот системной шины. Просмотреть эту информацию можно например программой CPU-Z.

С точки зрения пользователя, информация о таймингах позволяет примерно оценить производительность оперативной памяти, до её покупки. Таймингам памяти поколения DDR придавалось большое значение, поскольку кеш процессора был относительно мал и программы часто обращались к памяти. Таймингам памяти поколения DDR3 уделяется гораздо меньшее внимания, поскольку современные процессоры (например Intel Core DUO и Intel I5,I7) имеют относительно большие L2 кеши и снабжены (опять же относительно) огромным L3 кеш, что позволяет этим процессорам гораздо реже обращаться к памяти, а в некоторых случаях программа целиком помещается в кеш процессора.


Имя параметра Обозначение Определение
CAS-латентность CL Задержка между отправкой в память адреса столбца и началом передачи данных. Время, требуемое на чтение первого бита из памяти, когда нужная строка уже открыта.
Row Address to Column Address Delay TRCD Число тактов между открытием строки и доступом к столбцам в ней. Время, требуемое на чтение первого бита из памяти без активной строки — TRCD + CL.
Row Precharge Time TRP Число тактов между командой на предварительный заряд банка (закрытие строки) и открытием следующей строки. Время, требуемое на чтение первого бита из памяти, когда активна другая строка — TRP + TRCD + CL.
Row Active Time TRAS Число тактов между командой на открытие банка и командой на предварительный заряд. Время на обновление строки. Накладывается на TRCD. Обычно примерно равно сумме трёх предыдущих чисел.
Примечания:


  • RAS : Row Address Strobe
  • CAS : Column Address Strobe
  • TWR : Write Recovery Time, время, между последней командой на запись и предзарядом. Обычно TRAS = TRCD + TWR.
  • TRC : Row Cycle Time. TRC = TRAS + TRP.

  • «Что такое тайминги?», Antinomy, на Overclockers.ru


Похожие посты

Сервис поиска специалистов «Яндекс.Услуги» заработал для всех пользователей

Avtor

Sharp на IFA 2018: телевизоры 8К, аудио и смартфоны

Avtor

Yota 3+: возрождение нашумевшей концепции

Avtor
Adblock
detector